【FPGA設計エンジニア】完全週休二日制
株式会社 シーディア 東京デザインセンター
求人番号
13060-06348351
給与
月額347,000円〜450,000円
仕事内容
■仕様書をもとにRTL(Verirog−HDLまたはVHDL)の設計・検証 ■FPGA(Xilinx ・Altera)へ実装及び評価 ・マイコン周り制御設計 ・画像処理開発 ・プラント機器向け設計(制御 ・監視システム等) 【ポイント】 ◎経験の浅い方は ・改修などの補助業務からスタート またスキル・希望に合わせてお任せします ◎プラント周り制御機器経験歓迎 ◎ミドルシニアも活躍中 【業務の範囲:変更なし】
勤務条件
勤務地
東京都大田区羽田空港1−1−4 羽田イノベーションシティZoneK 2F
勤務時間
(1)9時00分〜18時00分
休日
土日祝日その他
年間休日数: 121日
応募条件
必要な経験・スキル
いずれかのご経験 ・FPGA経験(記述改修などでも可) ・電気回路設計
年齢
(59歳以下)
会社情報
事業内容
LSIデザイン ・組込みソフトウェアデザイン ・システムインテグレーション ・インフラプロデクトデザインを主力としたエンジニアリングサービス及びソリューション事業