ＲＴＬ設計・検証エンジニア／新宿区／月額３５万〜
株式会社 アルテクス 関東支社
正社員東京都新宿区
求人番号
13080-01075652
掲載日
2025/10/14
給与
月額350,000円〜400,000円
仕事内容
・Ｖｅｒｉｌｏｇを用いたＲＴＬ設計およびシミュレーション ・テストベンチ作成 ・機能検証 ・論理合成 ・タイミング解析 ・ＥＤＡツールの活用 変更範囲：変更なし
勤務条件
勤務地
東京都新宿区北新宿１−１−１７ ウィンド北新宿ビル７Ｆ
最寄り駅: ＪＲ総武線 大久保駅 から 徒歩5分
勤務時間
(1)9時00分〜18時00分
休日
土日祝日その他
年間休日数: 120日
応募条件
必要な経験・スキル
・ＶｅｒｉｌｏｇによるＲＴＬ設計・シミュレーション経験（３年以上）
年齢
（59歳以下）
会社情報
事業内容
技術系の受託開発（機械・電気・情報）を主とし ・研究開発から 設計 ・保守運用までトータルな技術サービスを提供する 総合技術系サービス事業 派４０−３００１５１
ホームページ
http://www.altecs.comこの求人のポイント
正社員駅近土日休み祝日休み
求人を読み込み中...
関連求人を読み込み中...